RISC-V: Arquitectura y diseño basado en cores comerciales VeeR sobre FPGA - Semipresencial (03/02/2025 - 11/04/2025) (C038 - M0172501)

Formación Continua - Microcredenciales. Curso 2024/2025.

6 ECTS

450€

RISC-V es una arquietectura del repretorio de instrucciones (ISA) que nace con el objetivo de convertirse en una ISA universal.
Este curso pretende acercar a los estudiantes al uso de esta arquitectura, para romper la brecha entre la existencia de una arquitectura libre y su uso en la implementación y programación de procesadores basados en ella.
El curso comienza con una extensa introducción a la arquitectura y programación en ensamblador en RISC-V, continúa con una serie de prácticas de Entrada/Salida, y finaliza con un estudio detallado de dos procesadores utilizados ampliamente en el ámbito comercial, VeeR EL2 y VeeR EH1, todo ello basado en placas FPGA de Xilinx.